Dummy Gate 不只是占位，它在决定 Vt 分布 如果你在fab里的岗位是PIE/PDE，那么经常会去看layout，我们在layout里看到一大堆“假栅”（Dummy Gate），第一反应经常是：只是填空用的，为了平坦化、避免 CMP 问题。事实并不是这么简单。随着 FinFET / GAA 向更小节点推进 gate vt sram dummy dummygate 2025-10-26 01:42 2